Huawei asegura que podrá competir en el mercado de los semiconductores de alta gama antes de finalizar la década. La compañía china considera que, pese a las restricciones impuestas por Estados Unidos sobre la industria tecnológica del país, será capaz de desarrollar chips avanzados equivalentes a los procesos de 1,4 nanómetros hacia 2031.
La empresa presentó esta visión durante el Simposio Internacional IEEE sobre Circuitos y Sistemas (ISCAS), celebrado en Shanghái, donde He Tingbo, presidenta de la división de semiconductores de Huawei y directora de ITMT, explicó la estrategia tecnológica que permitirá alcanzar este objetivo.
Huawei apuesta por la Ley de Escalado Tau
La compañía considera que la tradicional Ley de Moore ya enfrenta límites físicos importantes que dificultan continuar aumentando el rendimiento de los chips únicamente mediante la reducción del tamaño de los transistores.
Como alternativa, Huawei presentó la denominada Ley de Escalado Tau, una propuesta que cambia el enfoque del escalado geométrico por un modelo basado en el tiempo de propagación de las señales dentro de los circuitos.
Según explicó He Tingbo, este nuevo enfoque busca reducir de manera constante la latencia de transmisión y mejorar simultáneamente la densidad de transistores y la eficiencia energética.
LogicFolding será clave en la nueva generación de chips
Uno de los pilares de esta estrategia es LogicFolding, una arquitectura diseñada para optimizar los circuitos y disminuir las limitaciones físicas de los diseños tradicionales.
Huawei asegura que esta tecnología reduce el cableado crítico dentro de los chips, disminuyendo tanto la carga resistiva como la capacitancia asociada a la propagación de señales. Gracias a ello, se puede incrementar el rendimiento general y mejorar la densidad de integración.
Los próximos chips Kirin que llegarán al mercado durante el otoño serán los primeros procesadores de la marca en incorporar esta arquitectura.
Una optimización multinivel para mejorar rendimiento y eficiencia
La compañía también detalló que está desarrollando un sistema de cooptimización multinivel que abarca semiconductores, circuitos, chips y sistemas completos.
Optimización a nivel de dispositivo
Huawei busca reducir la constante de tiempo Tau optimizando la resistencia y capacitancia parásita de transistores e interconexiones.
Mejoras a nivel de circuito
La arquitectura LogicFolding permitirá eliminar barreras físicas presentes en los diseños actuales, mejorando la propagación de señales y aumentando la eficiencia de los circuitos.
Diseño coordinado a nivel de chip
La empresa trabaja en una integración conjunta entre software, arquitectura y hardware para optimizar el flujo de instrucciones y datos según la carga de trabajo.
Redefinición de sistemas de interconexión
Huawei también pretende implementar UnifiedBus, una nueva tecnología para sistemas que permitirá un direccionamiento de memoria unificado y una reducción significativa de la latencia en comunicaciones.
Huawei ya ha desarrollado cientos de chips con esta tecnología
Durante su intervención, He Tingbo destacó que Huawei ha diseñado y fabricado 381 chips basados en la Ley de Escalado Tau durante los últimos seis años.
Estos desarrollos ya se utilizan en distintos sectores y aplicaciones relacionadas con smartphones, inteligencia artificial y otros entornos tecnológicos avanzados.
La compañía espera que esta estrategia le permita competir directamente con fabricantes como TSMC, cuyos procesos de 1,4 nanómetros están previstos para entrar en producción alrededor de 2028.
Visítanos diariamente para que no te pierdas ninguna noticia.
Suscríbete al canal de YouTube donde verás Unboxing y Reviews de smartphones. Además, no olvides visitar nuestras redes sociales.
Deja un comentario